

ПРИЛОЖЕНИЕ I

I. УНИВЕРСАЛЬНЫЙ АСИНХРОННЫЙ МАГИСТРАЛЬНЫЙ
ПРИЕМО-ПЕРЕДАТЧИК КР 581 ВА1 А, Б

I.1. Универсальный асинхронный приемо-передатчик осуществляет прием/передачу двоичных символов в последовательном коде с выходных устройств или непосредственно от ЭВМ с одновременным добавлением контрольных бит и бит индикации ошибки.

Задаются: число стоповых битов, режим проверки на четность или нечетность, а также скорость приема/передачи.

Передаваемые двоичные символы содержат: стартовый бит, от 5 до 8 битов данных, бит контроля четности (нечетности) и один-два стоповых бита.

В приборе используются насыщенные р-канальные транзисторы типа MTNS . Все входы и выходы непосредственно совместимы с ТТЛ/ДТЛ, а также MTOS /MTNS – логикой. Все выходы имеют 3 состояния.

Корпус микросхемы с расположением контактов приведен на рис. I.

Обозначение и функциональное назначение выводов дано в табл. I.

I.2. Работа передатчика

Блок схема передатчика приведена на рис. 2.

При подаче тактовых импульсов (с частотой, в 16 раз превышающей требуемую скорость передачи бит/с) и снятии сигнала сброса выходы RDY (22), TEC (24) и TSO (25) устанавливаются в лог. 1. Передатчик готов к приему контрольных битов и битов данных. Подача контрольных битов обычно предшествует подаче битов данных. Однако для сокращения длительных импульсов сигналы TDS и SC, разрешающие ввод данных и контрольных битов могут быть поданы одновременно. Если при подаче импульсов TDS сигнал на выходе RDY меняется с "1" на "0" это указывает на то, что буферный регистр передатчика заполнен разрядами предыдущего символа и не может принять новых данных.

Инв.№ подп.	Подп. и дата	Взам. инв. №	Инв. № дубл.	Подп. и дата
БС-308	34.11.22. Янук			

3.087.284Т0

www.sotvorimvmeste.ru

Стр.

39

KP581BA1 A,B Универсальный асинхронный
магистральный приемо-передатчик

26	TDO	UART	RDO	12
27	TD1	6010	RD1	11
28	TD2	TSL	RD2	10
29	TD3		RD3	9
30	TD4		RD4	8
31	TD5		RD5	7
32	TD6		RD6	6
33	TD7		RD7	5
40	>DT		ODA	19
23	TD8		RDR	15
20	ASI		RFE	14
17	>CR		RDE	13
18	CRDA			
16	C SWE		TSO	25
4	CRDE		TEP	24
39	DEP		RDY	22
35	MPB			
36	NSB			
38	MB1			
37	HB2			
34	SC			
21	R			

58 - 1
- 128 - 2
08 - 3

Корпус 2123.40-1

Рис. 1

Стр.

40

3.087.284ТО

www.sotvorimvmeste.ru

Ф.2Б ГОСТ 2.104-58

Копиробот

Изм. Стр. № докум. Нодп. Дата

Формат А4

Инв. № подл.	Подп. и дата	Взам. инв. №	Инв. № дубл.	Подп. и дата
БС-208	84.11.24. факс			




Рис. 2

Сдвиговый регистр передатчика выдает в это время ранее поступившую информацию.

Выход RDY должен перейти в состояние лог."1". Это будет свидетельствовать о том, что регистр передатчика очищен. Данные из буферного регистра немедленно переходят в регистр сдвига передатчика для последующей передачи. При переходе данных произойдет переключение TSO и TEC в состояние лог."0".

При этом RDY перейдет в состояние лог."1", что будет указывать на окончание операции сдвига и готовность буферного регистра принять новые данные. Благодаря наличию двух регистров (буферного и регистра сдвига передатчика) загрузка следующего символа происходит без потери скорости передачи, т.к. время требуется только на загрузку одного символа.

В режиме передачи происходит передача стартового бита, битов данных, бита контроля четности (если он задан) и стоповых битов. Если последний стоповый бит находится на линии в течение времени одного бита, TEC переходит в состояние лог."1", свидетельствуя о готовности передатчика выдать следующий символ.

В момент его передачи RDY перейдет в сост. лог."0", как было рассмотрено выше.

1.3. Работа приемника

Блок схема приемника приведена на рис. 3.

При передаче тактовых импульсов (с частотой в 16 раз превышающей требуемую скорость приема бит/с) и снятии сигнала сброса выход "прием данных" ODA (I9) устанавливается в состояние лог."0". Установка контрольных битов является общей как для приемника, так и для передатчика, что избавляет от необходимости подачи индивидуальных контрольных битов.

Стр.	3.087.284Т0				
2	www.sotvorimvmeste.ru	Изм.	Лист	№ докум.	Подп. Дата

Инв. № подл.	Подл. и дата	Взам. инв. №	Инв. № дубл.	Подл. и дата
БС-208	84. IV. 24. фмч			
Изм. Инст.	№ докум.	Подл.	Дата	

БЛОК-СХЕМА ПРИЕМНИКА




Рис. 3.

Прием данных начинается, когда сигнал на входе приемника RSI (20) изменится с состояния готовности линии (лог."1") на состояние возбуждения линии (лог."0"), что будет означать начало стартового бита. Стартовый бит будет принят, если после такого переключения вход RSI (20) будет оставаться в состоянии лог."0" в интервале времени, соответствующем половине длительности одной посылки (3-го синхроимпульса). Если, однако, RSI в момент прохождения центра посылки будет находиться в состоянии лог."1" процесс приема стартового бита будет прекращен. Если переключение RSI из "1" в "0" (из состояния готовности в состояние возбуждения) произойдет в момент прохождения положительной фазы импульса синхронизации, отсчет времени начала бита для выборки 8-го синхроимпульса начнется с момента переключения синхросигнала из состояния 1 в 0. После окончания приема стартового бита, прием битов данных, бита контроля четности и стоповых битов происходит обычным образом.

В процессе приема происходит сравнение принимаемых битов контроля четности и числа стоповых битов с заданными (предварительно установленными). В случае наличия ошибки происходит переброс соответствующего триггера и выдача сигнала "1" на выходе ошибки четности (I3) и ошибки формата символа (I4). Выход ошибки четности устанавливается в 0 при выборе режима проверки на четность или нечетность.

После приема полного символа внутренняя логика по сигналу OD4 определяет, считаны ли предыдущие принятые данные. Если OD A находится в состоянии лог."1", данные не считаны. Триггер переполнения буферного регистра слова состояния устанавливается в "1". Если OD A в состоянии лог."0", это свидетельствует, что данные считаны. После того как OD A перейдет в состояние лог."1", регистр приемника готов к приему следующего символа и имеет время одного полного символа для сдвига принятого сигнала.

Стр.	3.087.284Т0				
44	www.sotvorimvmeste.ru	Изм.	Гл.пст	№ докум.	Подп.

Копировано

Таблица I

Номер вывода корпуса	Условное обозначение вывода	Функциональное назначение
I	2	3
1		Источник питания + 5 В ± 5 %
2		Источник питания - 12 В ± 5 %
3		Земля
4	RDE	Разрешение выхода принятых данных ("Буферный регистр приемника (БРП) отключен.") Входное напряжение лог. "I" переводит выходы данных приемника RD7+RD0 в состояние высокого импеданса
5	RD 7	Выходы регистра приемника
6	RD 6	("Выход данных приемника").
7	RD 5	
8	RD 4	Содержимое БРП появляется одновременно на выходах RD7 - RD0 при подаче на вход "RDE" напряжения лог. "0"
9	RD 3	
10	RD 2	
11	RD 1	
12	RD 0	
13	RPE	"Ошибка четности" Выходное напряжение лог. "I" означает что полученная четность не сравнивается с запрограммированной (выход 39)
14	RFE	Ошибка формата символа ("Ошибка обмена данными") Выходное напряжение лог. "I" означает, что полученное слово не имеет истинного стопового бита, т.е. бит, следующий за битом четности, не имеет уровня лог. "I"

Инв № подп.	Подп. и дата	Взам. инв. №	Инв. № дубл.	Подп. и дата
БС-208	84. VIII. 24. физ			

3.087.284ТО

www.sotvorimvmeste.ru

Стр.

45

Изм. Лист № докум. Подп. Дата

Копировал

Формат А4

Продолжение табл. I

Номер вывода корпуса	Условное обозначение вывода	Функциональное назначение
I5	ROR	"Переполнение" Выходное напряжение лог. "I" означает, что флаг "Прием данных" (вывод I9) не был обнулен перед тем, как следующее слово данных было перенесено в БРП
I6	SWE	Разрешение выдачи флагков слова состояния (Вход "Флаг состояния отключено"). Входное напряжение лог. "I" переводит выходы RPE, RFE, ROR, ODA, RDY в состояние высокого импеданса.
I7	CR	"Тактирование приемника" Частота тактирования в 16 раз больше частоты сдвига данных регистра приемника (РП)
I8	RDA	"Сброс флага приема" Входное напряжение лог. "0" обнуляет вывод I9 "Прием данных"
I9	ODA	Флажок наличия данных в приемном регистре (Вывод "Прием данных"). Выходное напряжение лог. "I" означает, что полное слово получено РП и перенесено в буферный регистр приемника (БРП)
20	RSI	Вход с последовательного канала (вход приемника). Последовательные входные данные вводятся в РП в область, определяемую длиной слова, четностью и числом остановочных битов. Когда данные не поступают, на входе RI должно быть установлено напряжение лог. "I".

Стр.				
46	3.087.284Т0	Изм.	Лист	№ докум.

Продолжение табл. I

Номер вывода корпуса	Условное обозначение вывода	Функциональное назначение
21	R	Входное напряжение лог. "1" устанавливает на выходах RPE, RFE, ROK, ODA уровень лог. "0", на выходах RDY, TEC и TSO - уровень лог. "1".
22	RDY	Флагок отсутствия данных в БРПД (Буферный регистр передатчика очищен) Выходное напряжение лог. "1" означает, что БРПД передал свое содержимое в регистр передатчика (РПД) и может заполняться новым словом
23	TDS	"Загрузка буферного регистра передатчика" Входное напряжение лог. "0" вводит слово данных в БРПД. Переход входного напряжения из состояния лог. "0" в состояние лог. "1" переносит слово данных в регистр передатчика (РПД). Если РПД находится в процессе передачи предыдущего слова, то перенос откладывается до очищения РПД
24	TEC	Конец символа (выход "РПД очищен") Выходное напряжение лог. "1" означает, что РПД завершил передачу полного слова, включая стоповые биты. Уровень лог. "1" остается до начала передачи следующего слова
25	TSO	"Выход РПД" Последовательная передача содержимого РПД (стартовый бит, биты данных, бит четности и стоп-биты). При отсутствии данных выход TSO находится в состоянии лог. "1", которая переходит в лог. "0" при начале передачи

Инв. № подп.	Подп. и дата	Инв. № дубл.	Подп. и дата
6С-208	87. III. 27. физ.		

3.087.284Т0

www.sotvorimvmeste.ru

Стр.

47

Продолжение табл. I

Номер вывода корпуса	Условное обозначение вывода	Функциональное назначение
26	TDC	Входы буферного регистра передатчика.
27	TDI	Передаваемое слово данных загружается в БРД по стробирующему уровню лог. "0" на входе TD5 . Входной уровень лог."1" на входах TD7...TDO вызывает появление уровня лог. "1" на выходе передатчика TSO
28	TD2	
29	TD3	
30	TD4	
31	TD5	
32	TD6	
33	TD7	
34	SC	Вход "Загрузка регистра управления". Уровень лог. "1" на входе загружает регистр управления запрограммированными битами "выбор длины слова 1-2", "установка четности", "запрет четности", "выбор числа стоповых бит". Вход SC может быть стробирован или подключен постоянно к высокому уровню входного напряжения ("лог. 1").
35	N PB	Вход "Запрет четности" Уровень лог."1" на входе запрещает генерацию бита четности и схему проверки четности, а также устанавливает на выходе "ошибка четности" уровень лог. "0". При этом стоповые биты следуют непосредственно за последним битом данных
36	NSB	Число стоповых бит (Вход "Выбор стоповых битов") Уровень лог. "1" определяет генерацию двух стоповых битов, уровень лог. "0"- одного стопового бита
37	NB2	Входы "Выбор длины слова"

Стр.	3.087.284Т0						
48			Изм.	Лист	№ докум.	Подп.	Дата

Продолжение табл. I

Номер вывода корпуса	Условное обозначение вывода	Функциональное назначение		
38	NBI	Входная информация определяет формат слова передаваемых данных, исключая бит четности, следующим образом:		
		NB2	NBI	Длина слова
		лог. "0"	лог. "0"	5 бит
		лог. "0"	лог. "1"	6 бит
		лог. "1"	лог. "0"	7 бит
		лог. "1"	лог. "1"	8 бит
39	OEP	Установка проверки на четность/нечетность (Вход "установка четности"). Информация на входе задает четность или нечетность числа бит данных передатчика, которая должна быть проверена схемой проверки четности приемника. Уровень лог. "1" на входе выбирает четное число для передачи и сравнения, уровень лог. "0" – нечетное число		
40	CT	Тактирование передатчика. Частота тактирования в 16 раз больше частоты сдвига данных в регистре передатчика (РПД).		

Инв. № подп.	Подп. и дата	Взам. инв. №	Инв. № дубл.	Подп. и дата
БС - 208	84 III.2X. фина			

3.087.284Т0

Изм. Лист № докум.

Подп. Дата

Копироаал

Стр.

49